為了找到這條“正確的路”,團隊前期經歷了5年的探索試錯,在單個器件、集成工藝等多點協(xié)同攻關。團隊的第一項集成工作發(fā)表于2024年的Nature Electronics,在最理想的原生襯底上實現(xiàn)了二維良率的突破,這為他們在真實復雜的CMOS襯底上解決問題提供了基礎。二維半導體作為一種全新的材料體系,在國際上所有的集成電路制造工廠里都是不存在的。一旦引入新材料,就有可能對其他電子器件產生不可估量的影響,導致產線被污染,這是所有芯片廠商都無法接受的。
如何將二維材料與CMOS集成又不破壞其性能,是團隊需要攻克的核心難題。CMOS電路表面有很多元件,如同一個微縮“城市”,有高樓也有平地,高低起伏;而二維半導體材料厚度僅有1-3個原子,如同“蟬翼”般纖薄而脆弱,如果直接將二維材料鋪在CMOS電路上,材料很容易破裂,更不用談實現(xiàn)電路性能。團隊決定從本身就具有一定柔性的二維材料入手,通過模塊化的集成方案,先將二維存儲電路與成熟CMOS電路分離制造,再與CMOS控制電路通過高密度單片互連技術(微米尺度通孔)實現(xiàn)完整芯片集成。正是這項核心工藝的創(chuàng)新,實現(xiàn)了在原子尺度上讓二維材料和CMOS襯底的緊密貼合,最終實現(xiàn)超過94%的芯片良率。團隊進一步提出了跨平臺系統(tǒng)設計方法論,包含二維-CMOS電路協(xié)同設計、二維-CMOS跨平臺接口設計等,并將這一系統(tǒng)集成框架命名為“長纓(CY-01)架構”。
銜接起實驗室成果與產業(yè)化需求,確保理論創(chuàng)新與應用轉化能夠“雙腿并行”,是周鵬-劉春森團隊在研究中相互交織的兩條主線。依托前期完成的研究成果與集成工作,此次打造出的芯片已成功流片。從基礎研究到工程化應用,團隊已跨越最艱難一步,后續(xù)迭代進程將進一步加快。他們下一步計劃建立實驗基地,與相關機構合作,建立自主主導的工程化項目,并計劃用3-5年時間將項目集成到兆量級水平,期間產生的知識產權和IP可授權給合作企業(yè)。多位業(yè)界人士表示看好該成果以更快速度從實驗室走向大規(guī)模應用,融入個人電腦、移動端設備等場景。存儲器產業(yè)界代表認為,團隊研發(fā)的二維器件具有天然的訪問速度優(yōu)勢,可突破閃存本身速度、功耗、集成度的平衡,未來或可在3D應用層面帶來更大的市場機會,下一步期待通過產學研協(xié)同合作,為每年600億美金的市場帶來變革。
時隔半年,繼“破曉(PoX)”皮秒閃存器件問世后,復旦大學在二維電子器件工程化道路上再次取得重大突破
2025-10-09 22:36:45全球首顆博通今日推出業(yè)內首個Wi-Fi 8芯片解決方案,包括BCM6718、BCM43840、BCM43820和BCM43109
2025-10-15 15:40:07全球首顆WiFi8芯片發(fā)布