華為提出的“韜τ定律”在半導(dǎo)體產(chǎn)業(yè)引發(fā)了廣泛關(guān)注。一位業(yè)內(nèi)資深專家認(rèn)為，這不是替代摩爾定律，而是并行路徑；另一種聲音則認(rèn)為這標(biāo)志著后摩爾定律時(shí)代的真正開啟。這兩種截然不同的觀點(diǎn)反映了業(yè)界對(duì)這場理論創(chuàng)新的復(fù)雜心態(tài)。

2026年5月25日，在IEEE國際電路與系統(tǒng)研討會(huì)上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波正式提出“韜τ定律”，成為全球半導(dǎo)體產(chǎn)業(yè)熱議的焦點(diǎn)。這一理論不僅關(guān)乎技術(shù)路徑的選擇，更觸及了中國半導(dǎo)體產(chǎn)業(yè)能否借此擺脫對(duì)先進(jìn)制程的依賴，實(shí)現(xiàn)真正的“換道超車”。

如果把芯片計(jì)算比作城市交通，晶體管是道路上行駛的車輛，互連線構(gòu)成了連接各個(gè)功能區(qū)的道路網(wǎng)絡(luò)，計(jì)算任務(wù)則如同市民在城市中的通勤?！皶r(shí)間微縮”的核心思想不再是傳統(tǒng)摩爾定律那般一味縮小晶體管尺寸，而是轉(zhuǎn)向優(yōu)化“交通調(diào)度系統(tǒng)”，通過卓越的架構(gòu)設(shè)計(jì)與算法協(xié)同提升通行效率，縮短整體行程時(shí)間。

當(dāng)制程精度越過2納米關(guān)口后，傳統(tǒng)的“幾何微縮”面臨物理規(guī)則和經(jīng)濟(jì)成本的雙重極限。在物理層面，晶體管溝道長度已短至原子尺度，量子隧穿效應(yīng)導(dǎo)致電子失控漏電，發(fā)熱問題呈指數(shù)級(jí)上升。在經(jīng)濟(jì)層面，3納米制程的設(shè)計(jì)成本已超過10億美元，單次流片費(fèi)用超5億美元，繼續(xù)向2納米乃至更先進(jìn)制程邁進(jìn)所需的投入產(chǎn)出比嚴(yán)重失衡。因此，“韜τ定律”將重心從“縮小建筑”轉(zhuǎn)向“優(yōu)化交通”，提出了以系統(tǒng)性降低時(shí)間常數(shù)τ為核心的嶄新路徑。

“時(shí)間微縮”的實(shí)現(xiàn)離不開一系列關(guān)鍵技術(shù)支撐，其中最具代表性的是“邏輯折疊”。這項(xiàng)技術(shù)通過將平面布局轉(zhuǎn)變?yōu)槎鄬哟怪倍询B，顯著縮短走線的物理長度。傳統(tǒng)芯片像單層平房，所有房間一字排開，任務(wù)要從A房間跑到對(duì)角的C房間，這段走線消耗可觀的信號(hào)傳輸時(shí)間。但通過邏輯折疊，平房變成了樓房，A跑到C的路徑大幅縮減，信號(hào)傳輸延遲自然下降。

然而，邏輯折疊只是“時(shí)間微縮”體系中的一環(huán)。華為構(gòu)建的是貫穿器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化體系。在軟件層面，通過編譯器優(yōu)化、指令集創(chuàng)新、算法硬件適配等深度配合，與“時(shí)間微縮”的硬件架構(gòu)形成共振。特別是對(duì)于AI推理場景，片上SRAM頻率直接影響KVCache的讀寫速度，而KVCache是長文本推理的關(guān)鍵延遲來源。通過近存計(jì)算技術(shù)，將計(jì)算單元靠近內(nèi)存放置，能有效緩解“內(nèi)存墻”瓶頸，具備量產(chǎn)可行性。

“韜τ定律”的本質(zhì)是通過系統(tǒng)級(jí)、架構(gòu)級(jí)的創(chuàng)新，挖掘和釋放給定制程工藝下的潛在計(jì)算效率?；谠摱?，華為在過去六年成功設(shè)計(jì)并量產(chǎn)了381款芯片，覆蓋移動(dòng)通信、AI、汽車、工業(yè)、數(shù)據(jù)基礎(chǔ)設(shè)施等多個(gè)領(lǐng)域。今年秋季將發(fā)布的麒麟2026手機(jī)芯片將首次完整采用邏輯折疊技術(shù)。預(yù)計(jì)到2031年，遵循該定律研發(fā)的高端芯片，其晶體管密度將達(dá)到相當(dāng)于1.4納米制程的同等水平。

關(guān)于“韜τ定律”與摩爾定律的關(guān)系，產(chǎn)業(yè)內(nèi)形成了兩種截然不同的觀點(diǎn)流派。一種認(rèn)為“韜τ定律”是摩爾定律進(jìn)入深水區(qū)后的補(bǔ)充，二者相輔相成，共同推動(dòng)半導(dǎo)體產(chǎn)業(yè)向前發(fā)展。另一種觀點(diǎn)則更加激進(jìn)，認(rèn)為“韜τ定律”標(biāo)志著計(jì)算性能驅(qū)動(dòng)范式的重要轉(zhuǎn)變，可能開啟一個(gè)新時(shí)代，其重要性將超越甚至逐漸替代以尺寸微縮為核心的舊范式。兩派爭論的焦點(diǎn)在于對(duì)“制程進(jìn)步速度未來曲線”的不同判斷以及對(duì)“架構(gòu)創(chuàng)新天花板”的不同預(yù)期。

“時(shí)間微縮”在繞開尖端EUV光刻等制程封鎖方面展現(xiàn)出顯著的戰(zhàn)略價(jià)值，提供了一種可能性：在現(xiàn)有或成熟制程上，通過卓越設(shè)計(jì)實(shí)現(xiàn)媲美甚至超越更先進(jìn)制程產(chǎn)品的特定性能，為自主可控供應(yīng)鏈提供了關(guān)鍵著力點(diǎn)。然而，這條道路同樣面臨理論極限與工程挑戰(zhàn)。在理論層面，邏輯折疊與軟硬協(xié)同存在物理天花板，如內(nèi)存墻問題、熱密度挑戰(zhàn)、算法并行度極限等。在工程復(fù)雜度方面，實(shí)現(xiàn)極致“時(shí)間微縮”帶來了前所未有的設(shè)計(jì)復(fù)雜性，多層垂直堆疊要求精確的時(shí)序控制、復(fù)雜的電源管理和高效的散熱方案，這些都對(duì)EDA工具、設(shè)計(jì)方法論和驗(yàn)證流程提出了更高要求。同時(shí)，構(gòu)建完整的產(chǎn)業(yè)生態(tài)也是巨大的挑戰(zhàn)。

無論最終是“互補(bǔ)”還是“替代”，“韜τ定律”的提出與實(shí)踐強(qiáng)力宣告了半導(dǎo)體產(chǎn)業(yè)性能提升不再只有“制程微縮”這一座獨(dú)木橋。系統(tǒng)與架構(gòu)創(chuàng)新成為公認(rèn)的主賽道之一，這是其最根本的產(chǎn)業(yè)意義。這一范式轉(zhuǎn)變對(duì)全球半導(dǎo)體格局產(chǎn)生了深遠(yuǎn)影響，降低了后發(fā)者在絕對(duì)制程領(lǐng)先性上的追趕壓力，將競爭維度部分引向設(shè)計(jì)、架構(gòu)、軟硬件協(xié)同等更依賴智力密集和生態(tài)創(chuàng)新的領(lǐng)域。對(duì)中國半導(dǎo)體產(chǎn)業(yè)而言，“韜τ定律”提供了擺脫“制程焦慮”、實(shí)施“換道超車”的切實(shí)理論依據(jù)和技術(shù)方向。華為的實(shí)踐表明，通過邏輯折疊、近存計(jì)算、靈衢總線等技術(shù)組合，可以構(gòu)建從器件、電路、芯片到系統(tǒng)的多層級(jí)協(xié)同優(yōu)化體系。

國際學(xué)術(shù)會(huì)議上正式提出的這一理論，有著完整的數(shù)學(xué)推導(dǎo)和工程實(shí)踐背書，與全球先進(jìn)半導(dǎo)體正在推進(jìn)的STCO方法論高度一致。英偉達(dá)、臺(tái)積電、蘋果等國際巨頭也在探索類似方向，但華為的不同之處在于它不是在跟隨，而是在同一條賽道上用自己的方式奔跑，并嘗試為這條賽道設(shè)立新的路標(biāo)。

半導(dǎo)體產(chǎn)業(yè)的未來很可能是“制程微縮”、“時(shí)間微縮”以及“材料/器件革新”等多條技術(shù)路線并存、交叉融合的復(fù)雜圖景?！绊wτ定律”的價(jià)值在于明確點(diǎn)亮了其中一條關(guān)鍵的道路，讓產(chǎn)業(yè)看到了在傳統(tǒng)路徑之外依然存在著廣闊的技術(shù)創(chuàng)新空間。這場由一家中國企業(yè)發(fā)起的理論創(chuàng)新不僅關(guān)乎技術(shù)本身，更深層次地關(guān)乎產(chǎn)業(yè)自信與范式勇氣。當(dāng)全球半導(dǎo)體產(chǎn)業(yè)站在歷史轉(zhuǎn)折點(diǎn)上，修補(bǔ)摩爾定律無濟(jì)于事，延續(xù)幾何微縮面臨死胡同時(shí)，“韜τ定律”提供了跳出固有思維、探索全新可持續(xù)路徑的可能性。