在今天的上海IEEE國際電路和系統(tǒng)會議上,華為打破了行業(yè)幾十年來遵循的物理法則,并宣布了一個(gè)新標(biāo)準(zhǔn):芯片可以進(jìn)行折疊。這不是簡單的改進(jìn),而是一場革命。

何庭波表示,2020年后,先進(jìn)的生產(chǎn)工藝被封鎖,依靠縮小制程的老方法已經(jīng)行不通。去年推出的麒麟9030 Pro雖然表現(xiàn)不錯(cuò),但大家都明白那是在“飽和區(qū)”。

換一個(gè)賽道成為唯一選擇。以前全球半導(dǎo)體公司都在玩數(shù)字游戲,追求更小的納米數(shù),但實(shí)際上臺積電的3納米只有290MTr/mm2,三星僅有170MTr/mm2,英特爾也只有520MTr/mm2。最終目標(biāo)是提高晶體管密度,而不是無限減小晶體管。

華為的邏輯折疊技術(shù)改變了這一現(xiàn)狀。這種方法將芯片設(shè)計(jì)提升到更高層次,通過垂直疊加兩層芯片結(jié)構(gòu),大幅提高晶體管密度。這就是華為所稱的“韜(τ)律”,以時(shí)間縮小代替幾何縮小,在三維空間中找到最短距離。