論文指出,3D堆疊的發(fā)展將是必然。扇出困境將導(dǎo)致2.5D扇出型封裝擴(kuò)展能力受阻,而3D堆疊則將解決這一問題,使封裝變成垂直集成堆棧,內(nèi)存、互連網(wǎng)絡(luò)、供電與邏輯電路都能同步擴(kuò)展。大約在2030年以前,昇騰超節(jié)點(diǎn)產(chǎn)品線仍將依賴一系列成熟技術(shù)組合,包括Chiplet、2.5D扇出和基于微凸點(diǎn)及標(biāo)準(zhǔn)間距混合鍵合的3D堆疊。2030年左右,昇騰990將首次把邏輯折疊技術(shù)引入AI加速器領(lǐng)域;此后,3D堆疊將成為2035年前α的主要承載方式,預(yù)計(jì)硬件集成度將提升超過100倍。
論文還提出,在每顆AI芯片400 Gb/s的帶寬水平下,銅纜互連仍然是成熟、可靠且易于實(shí)現(xiàn)的方案。但當(dāng)單芯片帶寬提升至數(shù) Tb/s 級(jí)別時(shí),銅互連在物理層面將難以為繼。為此,華為開發(fā)了高密度光互連節(jié)點(diǎn)引擎(Hi-ONE),每個(gè)模塊提供8 Tb/s帶寬,并通過單條光鏈路實(shí)現(xiàn)與AI芯片UB帶寬相匹配的傳輸能力。這將使面向分布式、吉瓦級(jí)數(shù)據(jù)中心的高密度互連在物理上真正具備可實(shí)現(xiàn)性。
何庭波在論文中強(qiáng)調(diào),未來資金應(yīng)當(dāng)重視τ,而不是僅僅追隨制程工藝節(jié)點(diǎn)。競爭優(yōu)勢(shì)不再單純依賴最先進(jìn)光刻工藝,封裝技術(shù)、內(nèi)存帶寬和互聯(lián)架構(gòu)設(shè)計(jì)如今也和先進(jìn)制程節(jié)點(diǎn)同樣重要。