華為發(fā)布“韜定律” 半導(dǎo)體新路徑引領(lǐng)未來

小大

用微信掃描二維碼
分享至好友和朋友圈

關(guān)鍵詞：

2026-05-26 15:02:31 新華網(wǎng)

5月25日，華為正式發(fā)表“韜（τ）定律”，為半導(dǎo)體與電子系統(tǒng)演進提供全新指導(dǎo)原則。預(yù)計到2031年，基于該定律的高端芯片晶體管密度有望達到1.4納米制程的同等水平。受此消息影響，A股市場芯片產(chǎn)業(yè)鏈午后持續(xù)走高，東芯股份、華虹公司、甬矽電子漲停，中芯國際、盛美上海、拓荊科技、東微半導(dǎo)等十余股漲超10%。

在現(xiàn)代信息技術(shù)飛速發(fā)展的半個多世紀(jì)中，半導(dǎo)體產(chǎn)業(yè)的繁榮與演進始終圍繞著摩爾定律：通過不斷縮小晶體管的物理尺寸，集成電路在單位面積內(nèi)能夠容納更多的計算單元，從而實現(xiàn)芯片性能指數(shù)級攀升與單位計算成本持續(xù)下降。然而，隨著硅基工藝節(jié)點向亞納米時代挺進，這一基于“幾何縮微”的單向演進路徑正面臨嚴峻的物理極限和經(jīng)濟效益雙重挑戰(zhàn)。

在這種背景下，華為在電氣電子工程師學(xué)會于上海舉辦的國際電路與系統(tǒng)研討會上，由公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表了題為《半導(dǎo)體新路徑探索與實踐》的主旨演講，正式推出韜（τ）定律。該定律提出，以“時間（τ）縮微”改寫傳統(tǒng)“幾何縮微”作為半導(dǎo)體產(chǎn)業(yè)全新演進核心邏輯，通過邏輯折疊等創(chuàng)新技術(shù)，持續(xù)壓縮信號傳播時延，不斷提升晶體管密度，從而實現(xiàn)半導(dǎo)體與電子系統(tǒng)的持續(xù)演進。

多位行業(yè)人士表示，相較于摩爾定律聚焦芯片單一維度的尺寸迭代，韜（τ）定律構(gòu)建起貫穿器件、電路、芯片到系統(tǒng)層面的多層級協(xié)同優(yōu)化體系，強化了體系化的能力，而不僅僅是芯片的能力。該體系以系統(tǒng)性降低時間常數(shù)τ為目標(biāo)，旨在驅(qū)動各層級性能、能效、晶體管密度的持續(xù)提升。具體來說，在器件層面，通過優(yōu)化晶體管和互連電阻及寄生電容，從物理底層最大限度縮微器件級時間常數(shù)τ；在電路層面，通過邏輯折疊技術(shù)突破傳統(tǒng)平面布局的物理邊界，顯著縮短關(guān)鍵路徑的走線長度并有效降低信號傳播的電阻和電容負載，實現(xiàn)晶體管密度和電路性能大幅提升；在芯片層面，通過全棧軟硬芯協(xié)同設(shè)計，基于實際工作負載實現(xiàn)指令流和數(shù)據(jù)流的細粒度控制，提高系統(tǒng)級并行度和效率，大幅降低端到端執(zhí)行時間；在系統(tǒng)層面，定義靈衢總線，重構(gòu)計算系統(tǒng)互聯(lián)協(xié)議，實現(xiàn)超節(jié)點的統(tǒng)一內(nèi)存編址和原生內(nèi)存語義，大幅降低系統(tǒng)通信時延。

12 全文共 2 頁下一頁

關(guān)閉

華為發(fā)布“韜定律” 半導(dǎo)體新路徑引領(lǐng)未來

相關(guān)新聞

今日熱點

頻道熱點