何庭波在IEEE國際電路系統研討會（ISCAS 2026）上發(fā)表了一場題為“半導體新路徑探索與實踐”的主旨演講。她沒有發(fā)布新芯片或刷新工藝參數，而是提出了一個名為韜（τ）定律的新原則。

韜定律的核心主張是以“時間縮微”替代“幾何縮微”。這條新原則在全球半導體產業(yè)中引起了廣泛關注，A股半導體板塊全線爆發(fā)，存儲芯片多股漲停。資本市場對此反應強烈，顯示出這一新原則的重要性。

摩爾定律在過去六十年里一直是半導體產業(yè)的鐵律，每18到24個月晶體管密度翻一番，性能提升，成本下降。然而，隨著技術逼近物理極限，摩爾定律的經濟根基正在瓦解。進入7納米節(jié)點后，單純依賴尺寸微縮的收益趨于平緩，光刻設備逼近物理極限，EUV折舊主導了晶圓成本，2納米節(jié)點的芯片設計預算已超過單顆十億美元。最先進節(jié)點上的每晶體管成本不再下降，甚至開始上升。

對于華為和中國半導體產業(yè)來說，這道絞索還疊加了另一重窒息：最先進的光刻設備獲取渠道受限。面對這種情況，何庭波和她的團隊決定換一條賽道，不跟競爭對手在“誰更精細”的賽道上飆車。

韜定律的核心在于以“時間縮微”替代“幾何縮微”。τ是物理學中的時間常數，代表系統響應和信號傳播的“基礎耗時”。過去六十年，整個半導體產業(yè)死磕的是空間——如何把晶體管越做越小。韜定律則將焦點轉向時間——如何讓信號跑得更快，系統響應更及時。

何庭波在論文中提出，摩爾定律的本質從來不是幾何尺寸，而是時間的壓縮。更小的晶體管之所以提升性能，是因為它們切換更快；更密集的互連之所以提升性能，是因為信號傳播距離更短。既然目的是壓縮時間，為什么非要死磕空間？這就是韜定律的哲學起點。

韜定律的第一層意味在于它戳破了“唯制程論”的迷思，證明半導體產業(yè)的演進不止一條路。戰(zhàn)術層面的核武器是“邏輯折疊”，通過超細間距混合鍵合技術，將數字電路、模擬電路和存儲電路分配到垂直堆疊的有源層中。即將面世的麒麟2026實現了55%的晶體管密度躍升，41%的功耗能效提升，CPU性能核心頻率恢復到3.1GHz。

韜定律的第二層意味在于，在被EUV光刻機封鎖的絕境中，華為已經用六年時間量產了381款芯片，證明“換道超車”不僅是口號，而是正在發(fā)生的現實。第三層意味在于，它重新定義了半導體產業(yè)的競爭維度，從工藝競賽轉向系統競賽。未來產業(yè)的權力中心將從晶圓廠向設計、架構、封裝和系統互聯遷移。

韜定律的第四層意味在于，它為國產半導體產業(yè)鏈打開了“非對稱作戰(zhàn)”的戰(zhàn)略空間，也讓整個產業(yè)鏈的價值分布面臨重新洗牌。光通信、液冷散熱、國產EDA、Chiplet標準等過去被視為配套的領域將成為新的戰(zhàn)略制高點。

當然，任何理性的分析都必須直面質疑。韜定律本質上是一種工程方法論的創(chuàng)新，而非物理定律。對于臺積電、三星、英特爾這些仍掌握EUV光刻機的巨頭來說，幾何縮微的賽道并未完全關閉。此外，邏輯折疊對先進封裝、混合鍵合、TSV等技術的依賴極高，而這些領域的供應鏈仍有不少環(huán)節(jié)掌握在日美歐企業(yè)手中。更根本的挑戰(zhàn)在于能源問題，τ縮微需要一個“能源層面的伴侶原則”。

七年前，當華為被列入實體清單，海思麒麟芯片遭遇“絕唱”，何庭波在一封內部信中寫道：所有我們曾經打造的備胎，一夜之間全部轉正。七年后的今天，何庭波站在講臺上帶來的不再是“備胎轉正”的悲壯，而是定規(guī)則的從容。381款芯片的量產記錄、麒麟2026的即將面世、2031年等效1.4納米的路線圖，這些都是“南泥灣”里長出的莊稼。而韜定律，是華為在莊稼地里總結出的農學理論。

韜定律意味著，在被物理極限和地緣政治雙重擠壓的傳統路徑上，中國半導體產業(yè)第一次證明：架構創(chuàng)新和系統思維可以開辟新的邊疆。這意味著，中國不再只是市場的買家和跟隨者，而是有資格在全球半導體領域提出自己的范式主張。摩爾定律的黃昏已經降臨，但照亮前路的光，不再只從西方射來。