華為韜定律 時(shí)間縮微引領(lǐng)芯片新紀(jì)元。2026年5月25日,美國舊金山,在IEEE國際電路系統(tǒng)研討會(huì)ISCAS 2026的主論壇上,華為沒有發(fā)布新手機(jī)或展示新基站,而是提出了一項(xiàng)讓整個(gè)半導(dǎo)體行業(yè)沉默三秒的理論——“韜定律”。

韜定律的核心觀點(diǎn)是:芯片性能的提升不一定非要靠縮小晶體管尺寸,而是可以通過壓縮信號(hào)傳輸?shù)臅r(shí)間延遲來實(shí)現(xiàn)等效性能飛躍。用華為自己的話來說,“當(dāng)幾何縮微走到盡頭,時(shí)間縮微才剛剛開始?!?/p>

《華爾街日?qǐng)?bào)》當(dāng)天的評(píng)論標(biāo)題是:“這可能是后摩爾時(shí)代最危險(xiǎn)的一篇論文?!倍鴩H研究機(jī)構(gòu)Futurum則評(píng)價(jià)道:“這是我們見過的、后摩爾時(shí)代最具理論連貫性的框架?!?/p>

過去60年,芯片行業(yè)一直遵循摩爾定律,即每18到24個(gè)月,晶體管數(shù)量翻一倍,制程節(jié)點(diǎn)往前推一代。但這條路正在撞墻。物理層面,當(dāng)制程逼近1納米時(shí),量子隧穿效應(yīng)會(huì)讓晶體管失控。經(jīng)濟(jì)層面,先進(jìn)制程晶圓廠的投資超過200億美元,并非所有企業(yè)都能承受。
華為的“韜定律”換了一個(gè)思路:既然在空間上縮不動(dòng)了,那就在時(shí)間上做文章。核心邏輯是,芯片性能瓶頸很多時(shí)候不是晶體管不夠多,而是信號(hào)從A點(diǎn)傳到B點(diǎn)太慢。如果能把信號(hào)傳輸時(shí)延壓縮30%,等效性能提升就相當(dāng)于制程前進(jìn)了一代。這個(gè)命名本身就透露了華為的戰(zhàn)略意圖:不跟你正面比參數(shù),我換一條賽道超車。