三星電子的晶圓代工部門設(shè)定了目標(biāo)，力爭(zhēng)在2030年前推出1納米工藝。1納米技術(shù)被視為一項(xiàng)夢(mèng)寐以求的創(chuàng)新工藝，可以將半導(dǎo)體芯片中負(fù)責(zé)數(shù)據(jù)處理的組件寬度縮小至1納米。三星電子通過制定2030年前實(shí)現(xiàn)1納米工藝的路線圖，與臺(tái)積電展開公平的技術(shù)競(jìng)爭(zhēng)。自2019年宣布“2030年成為系統(tǒng)半導(dǎo)體第一”的愿景以來，三星電子一直致力于追趕臺(tái)積電，尤其是在先進(jìn)制造工藝方面。三星電子正在為其尖端的2納米技術(shù)進(jìn)行多項(xiàng)改進(jìn)，包括為特斯拉的2納米芯片“AI6”開發(fā)一種名為“SF2T”的定制工藝，用于量產(chǎn)。這款芯片將于2027年開始在三星電子位于美國(guó)泰勒的新晶圓代工中心生產(chǎn)。

Rapidus公司致力于為先進(jìn)半導(dǎo)體提供代工服務(wù)，計(jì)劃于2026年底開始生產(chǎn)客戶設(shè)計(jì)的2納米測(cè)試芯片。Rapidus的目標(biāo)是在1納米制程節(jié)點(diǎn)上將與臺(tái)積電的技術(shù)差距縮小到六個(gè)月左右。按照最初計(jì)劃，Rapidus將于2029年開始生產(chǎn)，目標(biāo)是快速實(shí)現(xiàn)量產(chǎn)，以跟上競(jìng)爭(zhēng)對(duì)手的步伐。

設(shè)計(jì)、開發(fā)和制造2nm及以下的芯片需要一系列全新的商業(yè)和技術(shù)權(quán)衡。在如此小的尺寸下，縮小器件特征的主要目標(biāo)是實(shí)現(xiàn)每瓦性能的數(shù)倍提升，但這并非像在硅片上集成更多晶體管那么簡(jiǎn)單。在這樣的尺寸下，幾個(gè)原子的偏差，或者信號(hào)路徑中納米級(jí)的空隙或毛刺，都可能影響性能。導(dǎo)線和金屬層變得如此纖薄，任何異常都可能導(dǎo)致意料之外的熱梯度和熱遷移，從而降低可靠性并縮短器件壽命。此外，諸如光刻膠之類的材料需要極高的純度，其雜質(zhì)含量必須以千萬億分之一來衡量。

幾乎所有這些尖端芯片都是異構(gòu)的。雖然部分邏輯電路采用2納米或18埃工藝，但大多數(shù)設(shè)計(jì)也使用了采用較舊工藝開發(fā)的芯片進(jìn)行封裝。混合制造工藝并非新鮮事，但這些組合的規(guī)模和潛在影響正變得越來越具有挑戰(zhàn)性。像谷歌、特斯拉、微軟和Meta這樣的大型系統(tǒng)公司不斷追求更高的性能，這需要比單個(gè)光罩所能提供的更大的面積。解決方案是將不同的功能劃分成芯片組，并使用中介層將它們連接起來，這樣每個(gè)系統(tǒng)的邏輯密度就比單個(gè)光罩大小的SoC所能提供的要高得多。但隨著芯片組數(shù)量的增加，這種方法很容易從一個(gè)難題變成一個(gè)無法解決的問題。

在2納米及以下制程工藝中，幾乎所有挑戰(zhàn)都相互關(guān)聯(lián)。孤立地解決一個(gè)挑戰(zhàn)很可能導(dǎo)致其他地方出現(xiàn)更棘手的問題。通過結(jié)合更快的互連技術(shù)、針對(duì)不同類型的數(shù)據(jù)進(jìn)行優(yōu)化、算法量化以及軟硬件協(xié)同設(shè)計(jì)，性能得到了顯著提升。但它們實(shí)現(xiàn)性能提升的方式卻可能大相徑庭。每個(gè)新節(jié)點(diǎn)和每種新的多芯片架構(gòu)都涉及更多交互，工程上的回旋余地也更小。但這并非擴(kuò)展的終點(diǎn)。如果真正的3D-IC設(shè)計(jì)能夠成功部署，性能和功耗有望再提升一個(gè)數(shù)量級(jí)甚至更多。