到底啥是韜定律！5月25日，在上海舉行的國際電路與系統(tǒng)研討會上，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)表了題為《半導(dǎo)體新路徑探索與實(shí)踐》的主旨演講，正式發(fā)布了“韜定律”。這是中國首次在全球半導(dǎo)體領(lǐng)域提出指導(dǎo)產(chǎn)業(yè)發(fā)展的新原則，提供了一套關(guān)于芯片性能持續(xù)提升的全新理論框架。

摩爾定律在過去的半個多世紀(jì)里一直指導(dǎo)著芯片產(chǎn)業(yè)的發(fā)展，但隨著制程逼近物理極限，微縮帶來的邊際收益急劇遞減。量子隧穿效應(yīng)和高建廠成本使得繼續(xù)縮小晶體管尺寸變得越來越困難。與此同時，AI、大模型、自動駕駛等技術(shù)對算力的需求卻呈指數(shù)級增長。華為提出的“韜定律”試圖解決這一困境，通過“時間縮微”替代“幾何縮微”，即不再單純追求晶體管尺寸的縮小，而是優(yōu)化信號傳播時延。

具體來說，“韜定律”基于一個叫“時間常數(shù)τ”的概念，它決定了信號在芯片內(nèi)的傳播速度。華為通過邏輯折疊技術(shù)，將電路布局從二維擴(kuò)展到多層，大幅縮短信號傳播距離。此外，華為還構(gòu)建了一個貫穿器件、電路、芯片到系統(tǒng)的四層級優(yōu)化體系，包括優(yōu)化晶體管電阻和寄生電容、突破傳統(tǒng)平面布局、引入全棧協(xié)同設(shè)計以及重構(gòu)計算系統(tǒng)互聯(lián)協(xié)議。

何庭波透露，過去六年華為已成功設(shè)計并量產(chǎn)了381款芯片，覆蓋多個領(lǐng)域。今年秋天即將發(fā)布的新一代麒麟手機(jī)芯片將采用邏輯折疊技術(shù)，實(shí)現(xiàn)晶體管密度和系統(tǒng)性能的顯著提升。她還表示，到2031年，基于“韜定律”的高端芯片將達(dá)到1.4納米制程的同等水平。

全球半導(dǎo)體產(chǎn)業(yè)也在經(jīng)歷從“空間”轉(zhuǎn)向“時間”、從“平面”走向“立體”的范式轉(zhuǎn)移。先進(jìn)封裝、Chiplet異構(gòu)集成和混合鍵合等技術(shù)正在重塑芯片性能邊界。這些技術(shù)通過更聰明的集成和互連方式，推動系統(tǒng)級性能的持續(xù)躍升。例如，臺積電的CoWoS技術(shù)和混合鍵合技術(shù)，通過壓縮信號傳輸距離和提高互連密度，大幅提升了AI芯片的性能。

硅光互連與光電共封裝（CPO）是另一個前沿方向，用光代替電來傳信號，速度更快、延遲更低、功耗大幅下降。臺積電已經(jīng)啟動了采用COUPE技術(shù)的200Gbps微環(huán)調(diào)制器的量產(chǎn)，預(yù)計2026年將是CPO的產(chǎn)業(yè)化元年。

長遠(yuǎn)來看，華為“韜定律”與整個產(chǎn)業(yè)技術(shù)演進(jìn)的方向高度一致。未來的競爭將轉(zhuǎn)移到互連密度、信號延遲、系統(tǒng)協(xié)同、垂直堆疊和光互連等新維度上。何庭波強(qiáng)調(diào)，未來屬于開放合作，沒有一家企業(yè)可以獨(dú)自完成所有答案。華為期待與全球科學(xué)家、工程師和產(chǎn)業(yè)伙伴緊密合作，共同推動半導(dǎo)體與電子產(chǎn)業(yè)的持續(xù)發(fā)展。