國產(chǎn)類CoWoS封裝技術(shù)崛起 千億資本涌入賽道!近年來,AI芯片的持續(xù)火熱推動了高帶寬存儲(HBM)需求激增。HBM與AI芯片的高效集成高度依賴CoWoS(Chip on Wafer on Substrate)封裝技術(shù)。作為先進封裝領(lǐng)域的關(guān)鍵技術(shù),CoWoS正成為全球半導(dǎo)體產(chǎn)業(yè)競爭的核心焦點,國產(chǎn)類CoWoS技術(shù)的崛起有望吸引千億級資本涌入這一賽道。
CoWoS是臺積電研發(fā)的革命性封裝技術(shù),其核心價值在于能在極小空間內(nèi)實現(xiàn)多功能芯片的高效集成,通過異構(gòu)器件的拼接與堆疊顯著提升芯片性能。例如,HBM與AI芯片的結(jié)合若缺乏CoWoS結(jié)構(gòu),HBM在芯片上的布局將無從實現(xiàn)。從英偉達H100到AMD MI300,全球頂級AI芯片幾乎都依賴這項技術(shù)。
CoWoS的技術(shù)思路與英特爾的Foveros、學(xué)術(shù)界的Hybrid Bonding相通,核心難點在于“CoW”(Die-to-Wafer,芯片-晶圓鍵合)環(huán)節(jié)。其技術(shù)原理為:在基板上增加一層硅中介層,芯片通過覆晶方式正面朝下連接至中介層,由中介層承擔(dān)芯片間及芯片與基板的互連。由于硅中介層采用芯片級工藝制造,布線密度可低至10μm以下,能實現(xiàn)芯片的緊密堆疊。
目前,全球先進AI芯片的CoWoS服務(wù)幾乎由臺積電壟斷。Yole數(shù)據(jù)顯示,先進封裝市場未來幾年復(fù)合增速將達40%,其中3D封裝增速超100%,且近40%的HBM未來將依賴混合鍵合封裝,硅光高速互連也將融入這一技術(shù)體系。臺積電計劃在2024年將CoWoS產(chǎn)能提高到每月36000片,到2026年時達到13萬片每月。不僅要提高產(chǎn)能,還要拓展CoWoS技術(shù),在2027年實現(xiàn)超大版晶圓上芯片 (CoWoS) 封裝技術(shù)的認(rèn)證,一次性能夠提供九個光罩尺寸的中介層和12個HBM4內(nèi)存堆棧。
實際上,臺積電在2011年推出CoWoS技術(shù)時,初期并未獲得客戶青睞。華為是臺積電CoWoS技術(shù)的首個客戶。根據(jù)公開信息,華為在2014年首次采用該技術(shù),海思Hi1616芯片成為CoWoS工藝的首個應(yīng)用案例。