業(yè)內(nèi)：華為給半導(dǎo)體換了把尺子 時(shí)間縮微引領(lǐng)新路徑！半導(dǎo)體行業(yè)正面臨一個(gè)公開的秘密：摩爾定律正在走向極限。過去60年，從Intel、臺(tái)積電到ASML，整條產(chǎn)業(yè)鏈賴以運(yùn)轉(zhuǎn)的底層規(guī)律正在迎來挑戰(zhàn)。今天最先進(jìn)的納米級(jí)芯片柵極寬度只有十幾個(gè)硅原子，再小下去，由于量子隧穿效應(yīng)的存在，電子將不再被半導(dǎo)體有效約束。不斷縮小制程這條路走了六十年，所有人都知道盡頭在哪里，但沒有人愿意公開承認(rèn)。

直到2026年5月25日，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波發(fā)布了一條新的半導(dǎo)體演進(jìn)原則：韜（τ）定律，其核心命題是以“時(shí)間縮微”替代摩爾定律的“幾何縮微”。隨著摩爾定律逼近極限，何庭波認(rèn)為一條新的路徑值得探索，即不再追求晶體管的縮小，而是讓信號(hào)跑得更快。基于這條路徑，華為過去六年量產(chǎn)了381款芯片。今年秋季發(fā)布的新一代麒麟芯片，將在不更換制程的前提下實(shí)現(xiàn)晶體管密度50%以上躍升。到2031年，華為計(jì)劃讓芯片的晶體管密度追平1.4納米制程的同等水平，用的正是這套方法論。

事實(shí)上，韜定律并不是憑空出現(xiàn)的，從英偉達(dá)到臺(tái)積電，從AMD到海力士，整個(gè)半導(dǎo)體行業(yè)已經(jīng)在同一個(gè)方向上摸索了將近十年。華為的這一次發(fā)聲，正式勾勒出這場探索的一條清晰框架與標(biāo)準(zhǔn)。

τ在電路理論中被稱作“時(shí)間常數(shù)”。一顆芯片里有數(shù)十億個(gè)晶體管，它們之間由金屬導(dǎo)線連接。信號(hào)沿著導(dǎo)線跑，但導(dǎo)線有阻力，越長阻力越大，信號(hào)就越慢。因此τ越小，信號(hào)越快，芯片性能越強(qiáng)。過去數(shù)十年晶體管縮小的過程，本質(zhì)上不僅提升了晶體管密度，也同步降低了寄生電容與信號(hào)傳播延遲，因此RC時(shí)間常數(shù)長期處于下降通道。韜定律的思路充滿了第一性原理的味道，既然目的是降低τ來提高效率，那除了把晶體管做得更小，顯然也可以在其他維度實(shí)現(xiàn)壓縮。何庭波把τ拆成了四層：晶體管層、電路層、芯片層、系統(tǒng)層，每一層都有不同的辦法壓縮時(shí)間。

1965年，戈登·摩爾提出了單位集成電路晶體管數(shù)量大約每兩年翻一番的預(yù)言。摩爾定律既是產(chǎn)業(yè)規(guī)律，也成為了產(chǎn)業(yè)共識(shí)，所有人按照這個(gè)節(jié)奏研發(fā)、投資、建廠，最終讓預(yù)言自我實(shí)現(xiàn)。它早期還有一個(gè)完美搭檔：登納德縮放定律，即晶體管縮小之后，功耗密度保持不變，這意味著芯片不光更快了，發(fā)熱也是可控的。兩條定律疊在一起，構(gòu)成了信息工業(yè)長達(dá)半個(gè)世紀(jì)的底層信仰。從設(shè)計(jì)、制造到設(shè)備材料的整條產(chǎn)業(yè)鏈，所有人都在同一個(gè)賽道上跑。納米級(jí)的先進(jìn)制程逐漸成為整個(gè)行業(yè)的權(quán)力坐標(biāo)，能造出最先進(jìn)制程芯片的公司，就更容易站在食物鏈頂端。

登納德縮放在2005年前后率先倒下，人們發(fā)現(xiàn)尺寸太小的時(shí)候芯片的發(fā)熱不好控制了，這最終讓英特爾放棄頻率思維，并開始轉(zhuǎn)向了多核路線。智能手機(jī)時(shí)代的崛起，確實(shí)讓摩爾定律撐得更久。但進(jìn)入個(gè)位數(shù)納米時(shí)代之后，每一步縮微都是指數(shù)級(jí)的成本和難度提升。一座3納米晶圓廠的建設(shè)成本百億美元起步，全球玩得起的玩家如今屈指可數(shù)。7納米之后，純粹靠尺寸縮小帶來的收益已經(jīng)趨于平緩。隨著先進(jìn)制程進(jìn)入深水區(qū)，互連延遲、功耗與數(shù)據(jù)搬運(yùn)成本，在系統(tǒng)性能中的占比越來越高，僅靠先進(jìn)制程帶來的成本上升問題越來越難以控制。于是，過去半個(gè)世紀(jì)支撐行業(yè)的核心承諾“每一代用更低的成本造更多的晶體管”的正在無法兌現(xiàn)了。

產(chǎn)業(yè)內(nèi)的重量級(jí)選手都曾向這個(gè)方向發(fā)起過突圍。最早、最激進(jìn)是英偉達(dá)所致力于的集群擴(kuò)展。2016年，英偉達(dá)在Pascal架構(gòu)的P100上引入了一種叫NVLink的GPU間高速互聯(lián)總線，黃仁勛要解決的就是GPU之間的數(shù)據(jù)傳輸痛點(diǎn)。十年后回看，這個(gè)押注是精準(zhǔn)的。從第一代NVLink到2024年Blackwell架構(gòu)的第五代，GPU間互聯(lián)帶寬翻了幾十倍。GB200 NVL72把72顆GPU用第五代NVLink連成一個(gè)整體，單GPU雙向互聯(lián)帶寬1.8TB/s，整個(gè)NVLink域的總帶寬超過130TB/s。英偉達(dá)甚至用NVLink-C2C把GPU和CPU直接焊在一起，共享統(tǒng)一內(nèi)存空間。首次發(fā)布會(huì)上，黃仁勛也更愿意花時(shí)間來講“互聯(lián)”而不只是“算力”。

AMD走了另一條路。2019年，Zen 2架構(gòu)開始把處理器拆成多顆小芯片分別制造，再封裝到一起，致力于突破光罩尺寸限制和穩(wěn)定良率，這個(gè)被命名為Chiplet的思路在AI芯片上走得更遠(yuǎn)：2023年底發(fā)布的MI300X用臺(tái)積電的3D封裝技術(shù)，把多顆計(jì)算芯粒和I/O芯粒垂直疊放在一起，單顆封裝集成了1530億個(gè)晶體管和192GB HBM3內(nèi)存。AMD不再死磕先進(jìn)制程，而是用“拆開來造，拼起來用”的方式，在封裝層面實(shí)現(xiàn)了過去單顆芯片做不到的集成度。

臺(tái)積電的轉(zhuǎn)向同樣明顯。許多年來，臺(tái)積電的先進(jìn)制程敘事就是不斷縮小，從5nm到3nm、2nm一路往下沖。但從2023年開始，先進(jìn)封裝在臺(tái)積電的資本開支和戰(zhàn)略敘事中占比急速攀升。瞄準(zhǔn)帶寬密度的CoWoS把GPU芯片和HBM內(nèi)存緊貼在一起的封裝技術(shù)產(chǎn)能長期供不應(yīng)求，成了AI芯片出貨的重要環(huán)節(jié)。2026年技術(shù)論壇上，臺(tái)積電發(fā)布了“三層蛋糕”AI平臺(tái)架構(gòu)：底層運(yùn)算，中層封裝集成，頂層光子互連。最上面那層COUPE技術(shù)，用光信號(hào)替代電信號(hào)在芯片間傳輸，能效提升數(shù)倍，延遲降低一個(gè)數(shù)量級(jí)。制程之王開始講封裝和光的故事。

內(nèi)存廠商的軍備競賽更加白熱化。SK海力士和三星圍繞HBM展開的競爭，核心目標(biāo)就是讓內(nèi)存離計(jì)算更近、喂數(shù)據(jù)更快。從HBM2到HBM3再到HBM3E，每一代都在把內(nèi)存芯片堆得更高、和GPU貼得更緊。下一代HBM4將引入混合鍵合技術(shù)，不再需要焊料凸塊，銅和銅在原子層面直接連接，互連密度提升一到兩個(gè)數(shù)量級(jí)。此外，還有Intel的Foveros 3D封裝、行業(yè)聯(lián)合推動(dòng)的UCIe芯?；ミB標(biāo)準(zhǔn)、硅光互連的產(chǎn)業(yè)化加速。整個(gè)行業(yè)其實(shí)都在調(diào)整方向，向一個(gè)共同的目標(biāo)發(fā)起挑戰(zhàn)：當(dāng)晶體管縮不動(dòng)時(shí)，就讓數(shù)據(jù)跑得更快一些。近十年來，研發(fā)重心開始從“制造更小的開關(guān)”轉(zhuǎn)向“修建更快的公路”。

在這場行業(yè)級(jí)的突圍中，華為處于一個(gè)非常特殊的位置。先進(jìn)光刻設(shè)備受限，讓華為比別人更早、更迫切地面對(duì)一個(gè)問題，如果制程縮微成為障礙，如何通過工程設(shè)計(jì)來達(dá)到目標(biāo)效率。但這反而是通信出身華為的優(yōu)勢(shì)領(lǐng)域。從程控交換機(jī)到5G基站，華為幾十年積累的核心能力之一，正是把大量分散的節(jié)點(diǎn)組織成一個(gè)協(xié)調(diào)運(yùn)轉(zhuǎn)的系統(tǒng)。當(dāng)AI時(shí)代的數(shù)據(jù)中心越來越像一個(gè)超大型通信網(wǎng)絡(luò)，華為的長板突然有了新的戰(zhàn)略價(jià)值。

四層優(yōu)化體系中，器件層的切入點(diǎn)，同樣是優(yōu)化晶體管周圍連線的阻力，從物理底層壓縮信號(hào)延遲。在電路層，華為采用了一種名為邏輯折疊的方法。傳統(tǒng)芯片電路鋪在一個(gè)平面上，信號(hào)左右繞行，走線越長越慢。邏輯折疊把電路從一層展開成兩層，像把一張紙對(duì)折，原本要橫著跑很遠(yuǎn)的信號(hào)路徑，折疊后縱向直通。麒麟2026的實(shí)測數(shù)據(jù)：晶體管密度單代提升超過50%，能效提升41%，CPU頻率回升到3.1GHz，緩存頻率提升超過40%，核心線路長度縮短約30%。后續(xù)計(jì)劃三層、四層折疊，到2029年頻率突破4GHz。這和AMD的3D芯粒堆疊、Intel的Foveros方法論有相似性，都是從平面走向立體。區(qū)別在于AMD和Intel是把多顆不同芯片垂直疊放，華為是把同一顆芯片內(nèi)部的電路對(duì)折。

在芯片層，華為做軟件、架構(gòu)、芯片三者協(xié)同。即根據(jù)實(shí)際任務(wù)需求來調(diào)配芯片內(nèi)部的資源分配，砍掉一切不必要的等待。正如英偉達(dá)在CUDA生態(tài)上的深度協(xié)同、AMD在ROCm上的推進(jìn)，都是同一命題的不同解法。系統(tǒng)層或許是華為獨(dú)特基因發(fā)揮最大的地方。靈衢總線在2019年立項(xiàng)歷時(shí)六年發(fā)布，用統(tǒng)一協(xié)議替代了AI集群中層層疊疊的通信協(xié)議棧。實(shí)測效果是系統(tǒng)通信延遲從幾十微秒降到約100納秒，降了近500倍。在靈衢之上，Hi-ONE光互連引擎用光替代銅傳輸數(shù)據(jù)，單模塊帶寬8Tb/s，傳輸距離從不到1米擴(kuò)展到100米。拿英偉達(dá)做對(duì)比：英偉達(dá)用NVLink + NVSwitch + InfiniBand分層組合解決互聯(lián)問題，華為靈衢的思路是用一套協(xié)議打通所有層級(jí)。英偉達(dá)GB200 NVL72把72顆GPU連成一個(gè)整體，華為Atlas 960 SuperPod用靈衢把15488張昇騰卡連成一個(gè)超節(jié)點(diǎn)。兩家從各自的技術(shù)出發(fā)其實(shí)走向了同一個(gè)目的地：讓幾萬張卡像一臺(tái)機(jī)器一樣協(xié)同工作。

何庭波本人的經(jīng)歷，同樣是華為芯片命運(yùn)的縮影。她1996年加入華為做光通信芯片，1998年獨(dú)自赴上海組建3G芯片團(tuán)隊(duì)，后赴硅谷工作兩年，此后長期執(zhí)掌海思。2019年遭遇供應(yīng)鏈危機(jī)時(shí)，正是何庭波發(fā)出那封著名的“備胎轉(zhuǎn)正”內(nèi)部信，她既是華為芯片事業(yè)的靈魂人物，也是最深切感受到制程受限之痛的人。某種意義上，韜定律同樣是這種壓力的產(chǎn)物。

韜定律做的，其實(shí)是將行業(yè)這些年的集體轉(zhuǎn)向以更系統(tǒng)化的方式來定義。英偉達(dá)在NVLink上砸了十年，解決的是系統(tǒng)層的τ。臺(tái)積電做CoWoS和3D封裝，解決的是電路層和芯片層的τ。SK海力士做HBM，解決的是存儲(chǔ)與計(jì)算之間的τ。AMD做Chiplet，解決的是芯片間通信的τ。每家公司都在從自己的角度壓縮時(shí)間，但之前沒人把這些努力放在同一個(gè)坐標(biāo)系下做系統(tǒng)級(jí)的集成與敘事。華為韜定律的特殊之處在于它把這個(gè)坐標(biāo)系立了起來。何庭波在論文中寫了一句有分量的話：τ縮放是自登納德定律以來，第一個(gè)在整個(gè)計(jì)算棧中建立共享優(yōu)化目標(biāo)的縮放原則。當(dāng)摩爾定律作為統(tǒng)一坐標(biāo)系的功能逐漸減弱，整個(gè)行業(yè)確實(shí)需要一把新的尺子。

過去六十年，半導(dǎo)體行業(yè)用來測量進(jìn)步的尺子更多是看納米級(jí)制程，這把尺子簡潔有力，但它量的其實(shí)一直是個(gè)不具有第一性的代理指標(biāo)——晶體管縮小本身不是目的，而更高的算力密度和縮短信號(hào)傳播時(shí)間才是。但如今這把尺子縮不動(dòng)了。換尺子意味著話語權(quán)重新分配。過去，站在食物鏈頂端的是掌握最先進(jìn)制程的公司。而在“時(shí)間縮微”的維度上，封裝廠、內(nèi)存廠、互連協(xié)議的定義者、系統(tǒng)架構(gòu)師，都可能參與只屬于前沿制程的游戲。臺(tái)積電的先進(jìn)制程仍有不可替代的價(jià)值，但韜定律把它從唯一變成了多種選擇當(dāng)中的一條。

何庭波最后說：“未來一定屬于開放合作。在半導(dǎo)體演進(jìn)的路徑上，沒有一家企業(yè)可以獨(dú)自完成所有答案?！闭鏑UDA生態(tài)的用戶共創(chuàng)，韜定律的建設(shè)同樣需要生態(tài)。正如英偉達(dá)需要臺(tái)積電的封裝，臺(tái)積電需要SK海力士的HBM，SK海力士需要混合鍵合設(shè)備廠商的良率突破，華為的靈衢也離不開光模塊等供應(yīng)鏈的豐富。韜定律描繪的四層優(yōu)化體系，每一層分屬不同產(chǎn)業(yè)環(huán)節(jié)，而這將帶動(dòng)半導(dǎo)體產(chǎn)業(yè)鏈的再一次重構(gòu)。過去六十年，半導(dǎo)體行業(yè)的競爭核心是誰先做到下一個(gè)納米。這個(gè)賽點(diǎn)幾代工程師的職業(yè)生涯，決定了幾萬億美元的資本流向。如今這句話的有效期正在到期，取而代之的關(guān)鍵變成了：誰能讓信號(hào)少跑一納秒。過去量空間，現(xiàn)在量時(shí)間。聽起來只是換了個(gè)單位，但上一次半導(dǎo)體行業(yè)更換度量衡，還是1965年。這背后注定是整條產(chǎn)業(yè)鏈的權(quán)力、利潤和游戲規(guī)則的重新排列。重排不會(huì)在一夜之間完成，但方向已經(jīng)不可逆了。