華為發(fā)布的韜定律到底是什么意思從“縮尺寸”到“壓時間”(4)

小大

用微信掃描二維碼
分享至好友和朋友圈

關(guān)鍵詞：

2026-05-26 09:13:35 經(jīng)濟觀察報

從2020年5月開始，華為半導(dǎo)體團隊用六年時間，在手機SoC、AI加速器、系統(tǒng)互聯(lián)和封裝技術(shù)上尋找替代路徑。何庭波在上述論文中給出的結(jié)論是：突破不在于找到下一代制程工藝或新的晶體管架構(gòu)，而在于改變、優(yōu)化目標(biāo)本身?；谶@個判斷，韜定律把時間本身確立為芯片迭代的核心優(yōu)化指標(biāo)。

τ被定義為“特征時間常數(shù)”，貫穿晶體管、電路、芯片、系統(tǒng)四個層級。在這套框架下，幾何縮微不再是唯一的技術(shù)路線，而是降低τ的手段之一。過去半導(dǎo)體行業(yè)評價一顆芯片先不先進，主要看它用了幾納米的制程工藝，但韜定律提出了一個不同的評價標(biāo)準(zhǔn)——最終衡量的是信號在芯片中完成一次完整操作需要多少時間。

何庭波的論文給出了一個代際迭代公式：下一代的τ等于當(dāng)前τ除以一個縮放系數(shù)α。不同行業(yè)按各自需求決定迭代速度，而非被一條統(tǒng)一的制程路線牽著走。韜定律落地的第一項核心技術(shù)是邏輯折疊，針對7納米以下制程中連接晶體管的金屬線路產(chǎn)生的延遲已經(jīng)超過晶體管本身的開關(guān)時間的問題，將關(guān)鍵電路拆分到縱向堆疊的多層芯片上，層與層之間通過混合鍵合相連，信號可以縱向穿越，走線長度大幅縮短，關(guān)鍵路徑的延遲隨之下降。

何庭波在上述論文中公布了2026款麒麟芯片的實測數(shù)據(jù)：晶體管密度從上一代的每平方毫米1.55億顆提升至2.38億顆，單代漲幅55%；核心能效提升41%，最高主頻漲幅接近13%，CPU性能核主頻達(dá)到3.1GHz，SRAM運行主頻提升超過40%。這些數(shù)據(jù)均在固定制程節(jié)點內(nèi)取得，沒有采用新的光刻工藝。

論文同時公布了麒麟芯片后續(xù)幾年的主頻迭代計劃：2027年目標(biāo)3.39GHz，2028年目標(biāo)3.71GHz，2029年目標(biāo)4GHz；到2031年，晶體管密度目標(biāo)是突破每平方毫米4億顆。根據(jù)華為方面發(fā)布的信息，這一密度水平將“達(dá)到1.4納米制程的同等水平”。

首頁上一頁 1 2 345 全文共 5 頁下一頁

關(guān)閉

華為發(fā)布的韜定律到底是什么意思 從“縮尺寸”到“壓時間”(4)

相關(guān)新聞

今日熱點

頻道熱點

華為發(fā)布的韜定律到底是什么意思從“縮尺寸”到“壓時間”(4)