2nm芯片面臨哪些困境挑戰(zhàn)與考量(4)

小大

用微信掃描二維碼
分享至好友和朋友圈

關鍵詞：

2026-06-02 17:47:33 財經頭條

自那時以來，市場已經發(fā)生了變化?，F(xiàn)在有四家領先的晶圓廠——英特爾晶圓廠、臺積電晶圓廠、三星晶圓廠，以及新加入的Rapidus晶圓廠——同時，由于人工智能的發(fā)展，人們對更高性能的需求也永無止境。僅僅提高時鐘頻率已不再可行，因為這會燒毀芯片，因此業(yè)界選擇了采用多芯片方案，即芯片組（chiplet）。制造所有這些芯片組最經濟的方法是使用大型矩形面板，而不是300毫米圓形晶圓。這與轉向450毫米晶圓的原理相同，只是形狀和尺寸不同，并且作為被動基板。

然而，這種變化的幅度令人望而生畏。它需要全新的設備和不同的薄晶圓處理方法，這絕非易事。此外，由于機械應力，最大偏差區(qū)域也從晶圓邊緣轉移到了面板中心。

推動先進制程節(jié)點的發(fā)展背后是財力雄厚的公司愿意投資定制硅芯片以滿足其特定需求和數(shù)據(jù)類型。Rapidus的晶圓級芯片 (DIO) 和面板級芯片 (DIO) 技術實現(xiàn)了超越2納米電子傳輸通道的定制化。與此同時，英特爾晶圓代工 (Intel Foundry) 將該傳輸通道集成到下層金屬層中，然后提供額外的金屬層以供定制，以及各種互連方式，例如橋接。臺積電 (TSMC) 則通過其名為NanoFlex的技術，在其標準單元架構中提供靈活性。三星計劃提供一種定制的HBM，從不同角度提升性能。最終，每家晶圓代工廠都會找到最適合自己的方案，很可能是多種方法的組合。

高速地對數(shù)據(jù)進行優(yōu)先級排序、分類和傳輸至關重要。在平面SoC中，從芯片一角向另一角發(fā)送信號仍然比通過中介層將信號傳輸?shù)叫酒飧?。事實上，在先進封裝中實現(xiàn)類似速度的唯一方法是使用全3D集成電路，這種集成電路可以進行布局規(guī)劃，使關鍵數(shù)據(jù)需要傳輸?shù)木嚯x比平面SoC更短。目前，這種方法已應用于HBM存儲器堆棧下方的邏輯層，但DRAM堆棧能否達到或接近SRAM的速度還有待觀察。此外，由于散熱和偏差相關的問題，全3D集成電路在其他應用中是否具有成本效益也尚不明確。

首頁上一頁 1 2 345 6 全文共 6 頁下一頁

關閉

2nm芯片面臨哪些困境 挑戰(zhàn)與考量(4)

相關新聞

今日熱點

頻道熱點

2nm芯片面臨哪些困境挑戰(zhàn)與考量(4)