AMD走了另一條路。2019年,Zen 2架構(gòu)開始把處理器拆成多顆小芯片分別制造,再封裝到一起,致力于突破光罩尺寸限制和穩(wěn)定良率,這個被命名為Chiplet的思路在AI芯片上走得更遠(yuǎn):2023年底發(fā)布的MI300X用臺積電的3D封裝技術(shù),把多顆計算芯粒和I/O芯粒垂直疊放在一起,單顆封裝集成了1530億個晶體管和192GB HBM3內(nèi)存。AMD不再死磕先進制程,而是用“拆開來造,拼起來用”的方式,在封裝層面實現(xiàn)了過去單顆芯片做不到的集成度。
臺積電的轉(zhuǎn)向同樣明顯。許多年來,臺積電的先進制程敘事就是不斷縮小,從5nm到3nm、2nm一路往下沖。但從2023年開始,先進封裝在臺積電的資本開支和戰(zhàn)略敘事中占比急速攀升。瞄準(zhǔn)帶寬密度的CoWoS把GPU芯片和HBM內(nèi)存緊貼在一起的封裝技術(shù)產(chǎn)能長期供不應(yīng)求,成了AI芯片出貨的重要環(huán)節(jié)。2026年技術(shù)論壇上,臺積電發(fā)布了“三層蛋糕”AI平臺架構(gòu):底層運算,中層封裝集成,頂層光子互連。最上面那層COUPE技術(shù),用光信號替代電信號在芯片間傳輸,能效提升數(shù)倍,延遲降低一個數(shù)量級。制程之王開始講封裝和光的故事。
內(nèi)存廠商的軍備競賽更加白熱化。SK海力士和三星圍繞HBM展開的競爭,核心目標(biāo)就是讓內(nèi)存離計算更近、喂數(shù)據(jù)更快。從HBM2到HBM3再到HBM3E,每一代都在把內(nèi)存芯片堆得更高、和GPU貼得更緊。下一代HBM4將引入混合鍵合技術(shù),不再需要焊料凸塊,銅和銅在原子層面直接連接,互連密度提升一到兩個數(shù)量級。此外,還有Intel的Foveros 3D封裝、行業(yè)聯(lián)合推動的UCIe芯?;ミB標(biāo)準(zhǔn)、硅光互連的產(chǎn)業(yè)化加速。整個行業(yè)其實都在調(diào)整方向,向一個共同的目標(biāo)發(fā)起挑戰(zhàn):當(dāng)晶體管縮不動時,就讓數(shù)據(jù)跑得更快一些。近十年來,研發(fā)重心開始從“制造更小的開關(guān)”轉(zhuǎn)向“修建更快的公路”。
香港蓮華資產(chǎn)管理合伙人和CIO洪灝稱,美國股市的估值明顯偏高,而在中國股市,仍然被低估的股票較多,主要指數(shù)將持續(xù)上漲
2025-11-21 22:02:59業(yè)內(nèi)