現(xiàn)在華為芯片能達(dá)到幾納米的水平? 華為發(fā)布“韜定律”引領(lǐng)新路徑

小大

用微信掃描二維碼
分享至好友和朋友圈

關(guān)鍵詞：

2026-05-28 15:04:51 鳳凰網(wǎng)

現(xiàn)在華為芯片能達(dá)到幾納米的水平? 華為發(fā)布“韜定律”引領(lǐng)新路徑。華為正式發(fā)表了半導(dǎo)體“韜（τ）定律”，該定律以“時(shí)間縮微”替代“幾何縮微”，通過邏輯折疊等技術(shù)壓縮信號(hào)時(shí)延，構(gòu)建從器件到系統(tǒng)的多層級(jí)協(xié)同優(yōu)化體系。這是中國首次提出指導(dǎo)全球產(chǎn)業(yè)發(fā)展的半導(dǎo)體新原則，預(yù)計(jì)2031年高端芯片晶體管密度將達(dá)到1.4納米制程水平。

這一定律標(biāo)志著華為從技術(shù)追趕者轉(zhuǎn)向路徑定義者，為突破“卡脖子”困境提供了全新范式，或?qū)⒅厮苋虬雽?dǎo)體競(jìng)爭(zhēng)格局。

現(xiàn)在華為芯片能達(dá)到幾納米的水平? 華為發(fā)布“韜定律”引領(lǐng)新路徑

2026年國際電路與系統(tǒng)研討會(huì)于5月25日在上海舉辦，華為公司董事、半導(dǎo)體業(yè)務(wù)部總裁何庭波在題為《半導(dǎo)體新路徑探索與實(shí)踐》的主題演講中，正式發(fā)表了“韜（τ）定律”?；谠摱?，華為過去六年已成功設(shè)計(jì)并量產(chǎn)了381款芯片。今年秋季，華為將發(fā)布新的麒麟手機(jī)芯片，完整采取邏輯折疊技術(shù)，大幅提升相關(guān)性能。

現(xiàn)在華為芯片能達(dá)到幾納米的水平? 華為發(fā)布“韜定律”引領(lǐng)新路徑

這一定律的核心主張是以“時(shí)間縮微”替代過去半個(gè)世紀(jì)主導(dǎo)半導(dǎo)體產(chǎn)業(yè)發(fā)展的“幾何縮微”邏輯。傳統(tǒng)摩爾定律依賴于不斷縮小晶體管物理尺寸來提升密度與性能，但隨著物理極限逼近、成本急劇攀升，這條路已越走越窄。華為提出的“韜定律”則將焦點(diǎn)從“縮小尺寸”轉(zhuǎn)向“壓縮時(shí)間”，通過系統(tǒng)性降低信號(hào)傳播的時(shí)間常數(shù)（τ），以邏輯折疊等創(chuàng)新技術(shù)持續(xù)壓縮時(shí)延，從而實(shí)現(xiàn)晶體管密度的有效提升。

現(xiàn)在華為芯片能達(dá)到幾納米的水平? 華為發(fā)布“韜定律”引領(lǐng)新路徑

“韜定律”是一套貫穿器件、電路、芯片到系統(tǒng)層面的多層級(jí)協(xié)同優(yōu)化體系。這意味著，華為不再單純依賴制程工藝的微縮，而是在架構(gòu)設(shè)計(jì)、電路拓?fù)?、系統(tǒng)集成等多個(gè)維度同時(shí)發(fā)力，通過整體優(yōu)化降低時(shí)間常數(shù)，達(dá)到等效于制程進(jìn)步的密度提升效果。

12 3 全文共 3 頁下一頁

關(guān)閉

現(xiàn)在華為芯片能達(dá)到幾納米的水平? 華為發(fā)布“韜定律”引領(lǐng)新路徑

相關(guān)新聞

今日熱點(diǎn)

頻道熱點(diǎn)