2026年5月25日，華為在電氣電子工程師學會舉辦的國際電路系統(tǒng)研討會上正式提出“韜定律”，以“時間縮微”替代“幾何縮微”，構(gòu)建器件到系統(tǒng)的全棧協(xié)同優(yōu)化體系，成為中國首次在半導體底層演進規(guī)則上提出的系統(tǒng)化理論框架。這一突破不僅實現(xiàn)技術(shù)范式革新，更在國際產(chǎn)業(yè)與學術(shù)圈引發(fā)廣泛討論，折射出后摩爾時代全球芯片技術(shù)格局的深刻變化。

“韜定律”的“韜”來自希臘字母“τ”。在電子學領(lǐng)域，“τ”通常表示一個電路系統(tǒng)的最大響應時間。對于復雜的計算芯片來說，“τ”決定了該芯片的最高工作頻率。頻率越快，意味著芯片可以在相同時間內(nèi)執(zhí)行更多計算步驟?！绊w定律”不是“摩爾定律”的終結(jié)者，而是其“孿生兄弟”。過去幾十年，“摩爾定律”通過縮小晶體管尺寸提升半導體性能，本質(zhì)上也在不斷縮小“τ”。然而，隨著“摩爾定律”遇到原子物理瓶頸，單純依靠尺寸縮小已逼近性能及性價比極限。

“韜定律”彌補了依賴“摩爾定律”的不足，論證了芯片性能提升不僅可以通過空間上的“器件更密”，也可以通過時間上的“頻率更快”。通過將響應時間“τ”作為全局優(yōu)化目標，采用硅通孔、邏輯折疊、三維堆疊等先進封裝技術(shù)緩解“信號堵車”，“韜定律”可以從設計鏈路上實現(xiàn)芯片性能提升。北京理工大學教授洪延青形象地比喻說，把芯片比作流水線工廠，晶體管是工人。工廠里同時工作的工人越多，產(chǎn)量越高，但如果造成流水線擁堵，再多工人也無濟于事。真實的計算系統(tǒng)性能由整條鏈路中最擁堵的地方?jīng)Q定，這與黃仁勛提到的“阿姆達爾瓶頸”不謀而合，“韜定律”正是嘗試解決這一瓶頸的中國探索。

國際業(yè)界普遍認可“韜定律”的范式價值。知名AI分析機構(gòu)Futurum稱，“韜定律”是后“摩爾定律”時代最具理論連貫性的框架，為技術(shù)人員、電路設計師和系統(tǒng)架構(gòu)師提供了共同優(yōu)化標準。金融投資機構(gòu)伯恩斯坦證券認為這是“中國半導體的重要時刻”，為中國提供了無需EUV即可持續(xù)提升芯片性能的清晰路線圖。Omdia中國區(qū)半導體研究總監(jiān)何暉認為，這是先進制程受限背景下切實可行的性能提升方案。國際媒體也關(guān)注其戰(zhàn)略影響，路透社稱此舉意義重大，或能在短期內(nèi)縮小與全球領(lǐng)先者的差距?！度A爾街日報》則稱，若“韜定律”成功，將顛覆高精尖芯片制造規(guī)則，消除中美科技競爭障礙?！队《葧r報》認為，如果邏輯折疊技術(shù)可行，將動搖EUV光刻技術(shù)在5nm以下芯片制造中的地位。外媒普遍認為，在美國制裁阻斷EUV出口背景下，“韜定律”為中國開辟了高性能芯片路線，或?qū)⒅厮苋虬雽w技術(shù)競爭格局。

目前，“韜定律”面臨發(fā)熱控制難度大、功耗難降低、依賴未獲主流晶圓廠認證的EDA軟件、大規(guī)模量產(chǎn)時良率偏低等短板。但從當前半導體新興技術(shù)發(fā)展態(tài)勢來看，“韜定律”仍擁有長期引導半導體技術(shù)發(fā)展的潛力。首先，邏輯折疊與三維堆疊等核心技術(shù)工藝、良率與配套設計工具仍在進化過程中，未來至少有二十年提升空間，可在現(xiàn)有工藝基礎上不斷挖掘性能。其次，新材料如碳納米管、石墨烯的應用可以彌補現(xiàn)有短板，這些材料遷移率、熱導率更高，延遲更低，漏電流更小，相關(guān)技術(shù)已進入試產(chǎn)階段，可優(yōu)先適配堆疊類芯片驗證。最后，光互聯(lián)技術(shù)在AI/6G領(lǐng)域的規(guī)?；涞匾矊⒋龠M“韜定律”的發(fā)展。新一代AI芯片通過引入基于光模塊的全光互聯(lián)，打破芯片數(shù)據(jù)瓶頸，實現(xiàn)基于“韜定律”的性能提升，相關(guān)產(chǎn)業(yè)鏈與6G太赫茲通信共用同一個產(chǎn)業(yè)基座。我國已初步實現(xiàn)可用于AI/6G領(lǐng)域的6英寸磷化銦光模塊量產(chǎn)，疊加獨有的銦礦原材料優(yōu)勢，提前實現(xiàn)了產(chǎn)業(yè)鏈上游“卡位”。

“韜定律”的誕生是中國科技在外部高壓下的創(chuàng)新突圍。隨著我國未來對EUV光刻技術(shù)的突破，“摩爾”和“韜”兩大技術(shù)路線完全可以并行不悖，共同推動自主半導體技術(shù)發(fā)展。